亚洲春色中文字幕久久久-三上亚,一吻二脱三床四吻胸,国产真实伦对白视频全集,在线毛片观看,精品成品入口黄网,国产毛aⅴ片久久久,亚洲AV色香蕉一区二区三区老师,萧皇后A级艳片,色情日本视频更新,99久久亚洲精品日本无码

 找回密碼
 立即注冊(cè)

QQ登錄

只需一步，快速開始

搜索
收藏本版 (28) |訂閱|存檔

FPGA/CPLD 今日: 0|主題: 743|排名: 30 

作者 回復(fù)/查看 最后發(fā)表
預(yù)覽 Verilog HDL 的基本的算術(shù)運(yùn)算符 uid:579775 2020-12-21 18:18 03388 2020-12-21 18:18
預(yù)覽 基于verilog語言的交通信號(hào)燈設(shè)計(jì)分享 attach_img uid:377043 2018-7-22 08:00 69138 2020-12-20 20:48
預(yù)覽 FPGA SPI接口和ds1302實(shí)時(shí)時(shí)鐘 attach_img uid:240399 2018-12-24 11:09 14510 2020-12-18 09:01
預(yù)覽 FPGA+DSP的高速AD采集處理開發(fā)詳解 uid:336245 2020-6-18 10:33 45116 2020-12-17 15:27
預(yù)覽 verilog源碼資料-FIR濾波器設(shè)計(jì) attach_img uid:704585 2020-12-13 14:54 02906 2020-12-13 14:54
預(yù)覽 DDS原理簡(jiǎn)介(中文).pdf attach_img uid:704585 2020-12-10 16:23 03317 2020-12-10 16:23
預(yù)覽 Verilog變量 reg型介紹 uid:579775 2020-12-9 20:19 011787 2020-12-9 20:19
預(yù)覽 FPGA/ASIC筆試面試題下載 attach_img agree uid:855636 2020-12-6 21:48 12882 2020-12-8 17:10
預(yù)覽 Verilog 變量 uid:579775 2020-12-8 17:04 02798 2020-12-8 17:04
預(yù)覽 Verilog HDL常量 uid:579775 2020-12-7 17:17 03448 2020-12-7 17:17
預(yù)覽 3-8編碼器的Quartus II實(shí)現(xiàn) attach_img agree uid:855520 2020-12-6 18:29 02822 2020-12-6 18:29
預(yù)覽 VHDL實(shí)現(xiàn)3-8譯碼器的簡(jiǎn)單實(shí)例 attach_img agree uid:850870 2020-11-28 20:22 13358 2020-12-6 18:17
預(yù)覽 Verilog HDL中數(shù)據(jù)類型及其常量、變量 agree uid:579775 2020-12-6 17:17 03505 2020-12-6 17:17
預(yù)覽 學(xué)習(xí)FPGA,選擇VHDL還是Verilog attachment uid:704585 2020-12-5 11:57 03366 2020-12-5 11:57
預(yù)覽 自動(dòng)售貨機(jī)的設(shè)計(jì)與仿真 Verilog HDL課程設(shè)計(jì) attach_img uid:244256 2017-10-30 16:41 16139 2020-11-27 11:37
預(yù)覽 外部高速緩存SDRAM的基本讀寫流程 attach_img uid:273087 2020-11-18 16:01 13278 2020-11-18 16:02
預(yù)覽 用VHDL設(shè)計(jì)計(jì)數(shù)、譯碼顯示電路 附源程序 attach_img agree uid:556863 2020-11-16 20:24 03794 2020-11-16 20:24
預(yù)覽 用VHDL設(shè)計(jì)4位全加器源程序 attach_img agree uid:556863 2020-11-16 20:21 03454 2020-11-16 20:21
預(yù)覽 用EDA中VHDL語言編寫多路選擇器源程序 attach_img uid:556863 2020-11-16 20:17 02576 2020-11-16 20:17
預(yù)覽 基于FPGA的交通燈設(shè)計(jì)-含源碼 attach_img agree uid:727047 2020-4-11 17:13 28062 2020-11-11 12:41
預(yù)覽 EDA出租車計(jì)價(jià)器和時(shí)鐘設(shè)計(jì) Verilog源程序 attach_img agree uid:329016 2020-11-4 20:18 03744 2020-11-4 20:18
預(yù)覽 fpga SPI接口源代碼 uid:581831 2020-10-24 10:29 03354 2020-10-24 10:29
預(yù)覽 基于FPGA的DDS Verilog源代碼下載 attach_img agree uid:516795 2020-10-21 22:26 03065 2020-10-21 22:26
預(yù)覽 Altera推薦的HDL代碼風(fēng)格2014.pdf attachment uid:704585 2020-10-21 17:28 02092 2020-10-21 17:28
預(yù)覽 基于FPGA的FFT(2048點(diǎn))程序 attach_img agree uid:399339 2020-10-15 15:00 13862 2020-10-15 15:44
預(yù)覽 fpga時(shí)序約束資料下載 attachment uid:704585 2020-10-14 21:33 02377 2020-10-14 21:33
預(yù)覽 Xilinx Virtex-6 ALTIUM集成庫下載 attach_img uid:164507 2020-10-5 14:34 02803 2020-10-5 14:34
預(yù)覽 解決#error This file requires compiler and library support for the ISO C++ 2... uid:51024 2014-7-30 14:08 121590 2020-9-14 11:04
預(yù)覽 我的數(shù)字電位器FPGA verilog i2c控制設(shè)計(jì) 含源碼文檔原理圖 attachment agree uid:429897 2019-2-14 14:20 14485 2020-9-13 19:31
預(yù)覽 FPGA驅(qū)動(dòng)LCD12864顯示圖像的源碼與資料分享 attach_img heatlevel agree uid:240399 2018-9-27 19:26 58464 2020-9-7 10:37
預(yù)覽 Quartus Signaltap IIC協(xié)議EEPROM學(xué)習(xí)感悟 attach_img uid:607695 2020-7-28 23:16 13300 2020-8-12 18:18
預(yù)覽 一場(chǎng)由FPGA觸發(fā)的芯片戰(zhàn)爭(zhēng) uid:704585 2020-8-4 10:21 02663 2020-8-4 10:21
預(yù)覽 FPGA開發(fā)板內(nèi)部ram操作 attach_img uid:273087 2020-7-20 14:39 22949 2020-7-22 14:18
預(yù)覽 FPGA各種數(shù)字電路模擬 attach_img uid:704585 2020-7-22 10:03 03114 2020-7-22 10:03
預(yù)覽 Quartus用rom實(shí)現(xiàn)譯碼電路 attachment agree uid:517607 2020-7-14 13:18 03157 2020-7-14 13:18
預(yù)覽 FPGA自動(dòng)售貨機(jī)設(shè)計(jì) 僅供交流 uid:796559 2020-7-3 15:42 03189 2020-7-9 17:04
預(yù)覽 FPGA四路PWM脈沖頻率與占空比可調(diào)控制Verilog HDL源碼 attach_img agree uid:262194 2019-1-12 20:04 99067 2020-7-7 17:40
預(yù)覽 基于FPGA 的正弦波發(fā)生器設(shè)計(jì) 新人帖 attach_img uid:229969 2017-8-31 06:28 25755 2020-7-6 12:08
預(yù)覽 Altera Quartus車尾燈控制系統(tǒng)設(shè)計(jì) attach_img uid:659222 2019-12-9 00:14 13227 2020-7-6 11:55
預(yù)覽 FPGA學(xué)習(xí)-BCD計(jì)數(shù)器設(shè)計(jì)與驗(yàn)證 uid:108531 2016-3-12 22:40 17339 2020-7-4 13:12
預(yù)覽 FPGA數(shù)字搶答器的設(shè)計(jì) Verilog程序 attach_img agree uid:424073 2020-7-2 19:01 04233 2020-7-2 19:01
預(yù)覽 用Verilog（FPGA）實(shí)現(xiàn)USB源代碼 attach_img agree uid:704585 2020-7-2 14:39 03381 2020-7-2 14:39
預(yù)覽 基于FPGA的五級(jí)流水線CPU設(shè)計(jì) attach_img uid:795612 2020-7-2 13:37 04080 2020-7-2 13:37
預(yù)覽 Verilog狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè) uid:105323 2016-2-23 01:18 17179 2020-6-28 18:49
預(yù)覽 FPGA開發(fā)板為什么要使用SDRAM? attach_img uid:273087 2020-6-28 14:14 03089 2020-6-28 14:14
預(yù)覽 ISP1032數(shù)字邏輯EDA設(shè)計(jì)—電子鐘（VHDL代碼） attachment uid:785709 2020-6-24 18:39 04617 2020-6-24 18:39
預(yù)覽 aes_128算法verilog實(shí)現(xiàn)程序 attach_img agree uid:613509 2019-9-19 11:20 13284 2020-6-23 08:56
預(yù)覽 基于FPGA的數(shù)字跑表代碼 attach_img agree uid:460004 2019-1-2 14:08 35147 2020-6-17 21:35
預(yù)覽 基于FPGA的數(shù)字電子時(shí)鐘設(shè)計(jì)與實(shí)現(xiàn),含源碼,原理圖與WORD格式論文 attach_img agree uid:300822 2018-4-2 14:03 120947 2020-6-17 17:29
預(yù)覽 “梁�！睒非葑鄓hdl源程序 uid:704585 2020-6-16 10:12 03026 2020-6-16 10:12
下一頁 »

快速發(fā)帖

還可輸入 80 個(gè)字符
您需要登錄后才可以發(fā)帖 登錄 | 立即注冊(cè)

本版積分規(guī)則

小黑屋|51黑電子論壇 |51黑電子論壇6群 QQ 管理員QQ:125739409;技術(shù)交流QQ群281945664

Powered by 單片機(jī)教程網(wǎng)

返回頂部 返回版塊