|
|
在低功耗設(shè)計(jì)中晶體的選擇非常重要，尤其帶有睡眠喚醒的系統(tǒng)，往往使用低電壓以求低功耗。由于較低的供電電壓，使得提供給晶體的激勵(lì)功率減少，造成晶體起振很慢或根本就不能起振。
實(shí)際應(yīng)用中發(fā)現(xiàn)，這一現(xiàn)象在上電復(fù)位時(shí)并不十分明顯，這是由于上電時(shí)電路有足夠的擾動(dòng)，振蕩很容易建立起來(lái)。在 MCU 被從睡眠中喚醒時(shí)，此時(shí)電路的擾動(dòng)要比上電時(shí)小得多，起振變得很不容易。
在振蕩回路中，晶體既不能過(guò)激勵(lì)，過(guò)激勵(lì)易于與高次諧波同步；也不能欠激勵(lì)，欠激勵(lì)導(dǎo)致不容易起振。因此，晶體的選擇應(yīng)考慮下述幾個(gè)要素：諧振頻點(diǎn)、負(fù)載電容、激勵(lì)功率、溫度特性、長(zhǎng)期穩(wěn)定性。
這就是說(shuō)，晶振的可靠性工作不僅僅受到負(fù)載電容的影響，這一點(diǎn)是我們應(yīng)用中的一個(gè)誤區(qū)。
對(duì)于負(fù)載電容的選擇，應(yīng)根據(jù)晶振供應(yīng)商提供的 Datasheet 的數(shù)值選擇。在許可范圍內(nèi)，負(fù)載電容值越低越好。容值偏大雖有利于振蕩器的穩(wěn)定，但將會(huì)增加起振時(shí)間。有些晶振的推薦電路甚至需要串聯(lián)電阻 RS，它一般用來(lái)來(lái)防止晶振被過(guò)分驅(qū)動(dòng)。過(guò)分驅(qū)動(dòng)晶振會(huì)漸漸損耗減少晶振的接觸電鍍，這將引起頻率的上升，造成頻率偏移，加速老化。
那么如何計(jì)算晶振的負(fù)載電容？可以根據(jù)下式獲得：
Ce = 2 * CL - Cs - Ci
這里， Ce---外接負(fù)載電容值（External Load Capacitor Value）
CL---指定的晶體的容性負(fù)載（Specified Crystal Capacitive Load）
Cs---PCB板上連線的電容，包括晶體焊盤的電容（PCB Trace Capacitance(include crystal pad capacitance)）
Ci---IC 引腳的電容（IC pin Capacitance）
舉個(gè)例子：
Ce = 2 * 20pF - 7.3pF - 6pF = 26.7pF = 27pF
電阻RS常用來(lái)防止晶振被過(guò)分驅(qū)動(dòng)。過(guò)分驅(qū)動(dòng)晶振會(huì)漸漸損耗減少晶振的接觸電鍍,這將引起頻率的上升。可用一臺(tái)示波器檢測(cè)OSC輸出腳,如果檢測(cè)一非常清晰的正弦波,且正弦波的上限值和下限值都符合時(shí)鐘輸入需要,則晶振未被過(guò)分驅(qū)動(dòng);相反,如果正弦波形的波峰,波谷兩端被削平,而使波形成為方形,則晶振被過(guò)分驅(qū)動(dòng)。這時(shí)就需要用電阻RS來(lái)防止晶振被過(guò)分驅(qū)動(dòng)。判斷電阻RS值大小的最簡(jiǎn)單的方法就是串聯(lián)一個(gè)5k或10k的微調(diào)電阻,從0開(kāi)始慢慢調(diào)高,一直到正弦波不再被削平為止。通過(guò)此辦法就可以找到最接近的電阻RS值。
|
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
