24V轉(zhuǎn)5V/3.3V降壓芯片：輕載高效模式

ID:1045025 · 發(fā)表于 2026-5-25 17:46

24V 轉(zhuǎn) 5V / 3.3V 芯片方案選型指南

24V 是極為常見的輸入母線電壓。將 24V 降至 5V 或 3.3V 為后端 MCU、傳感器、通信模塊供電時，設(shè)計人員面臨以下核心挑戰(zhàn)：

1. 輸入輸出壓差大：24V 到 3.3V 的壓差高達 20.7V，若采用線性方案，壓損幾乎全部轉(zhuǎn)化為熱損耗。

2. 效率與散熱：大壓差工況下，效率直接決定系統(tǒng)溫升和長期可靠性。

3. 靜態(tài)功耗與 EMI：電池供電或待機場景對靜態(tài)電流敏感；開關(guān)電源則需關(guān)注輻射與傳導(dǎo)干擾。

4. 成本與體積：外圍元件數(shù)量、電感/電容尺寸、PCB 面積均影響 BOM 成本和結(jié)構(gòu)空間。

因此，24V 降壓方案通常遵循三種模式：

"DC-DC 主降壓 + LDO 后級穩(wěn)壓（對紋波和干擾要求高）"

"DC-DC 降壓（大電流）"

" LDO穩(wěn)壓（小電流30mA以下）"

的架構(gòu)：先用 DC-DC 將 24V 降至中間電壓（如 5V），再用 LDO 得到低噪聲的 3.3V；或?qū)牟幻舾械墓?jié)點直接用 DC-DC 輸出 5V/3.3V。

二、芯片概覽

本指南涵蓋平芯微（PW）系列的兩顆 LDO 和六顆 DC-DC 降壓芯片，覆蓋從 1mA 到 10A 的負載電流范圍。

2.1 LDO 線性穩(wěn)壓器

51hei截圖20260525165451899.jpg (21.39 KB, 下載次數(shù): 0)

下載附件

2026-5-25 17:45 上傳

LDO 使用建議：在 24V 直接轉(zhuǎn) 5V/3.3V 時，若負載電流超過 50mA，LDO 自身耗散功率將超過 1W（(24V-3.3V) × 0.05A ≈ 1.04W），SOT-23 封裝難以承受。因此 PW7550/PW7530 更適合作為 DC-DC 后級的二級穩(wěn)壓，而非直接從 24V 大電流降壓。

2.2 DC-DC 同步/異步降壓芯片

51hei截圖20260525165505107.jpg (33.68 KB, 下載次數(shù): 0)

下載附件

2026-5-25 17:45 上傳

三、關(guān)鍵參數(shù)對比與選型邏輯3.1 按輸出電流選型

51hei截圖20260525165554563.jpg (16.58 KB, 下載次數(shù): 0)

下載附件

2026-5-25 17:45 上傳

5.4 紋波與噪聲

• DC-DC 輸出紋波通常為 20mV ~ 100mV（峰峰值），取決于電感、電容 ESR 和負載。

• 若后端接射頻模塊或高精度 ADC，建議在 DC-DC 輸出后加一級 LC 濾波（如 10μH + 10μF），紋波可降至 5mV 以下。

• PW7530 作為后級 LDO 時，其電源抑制比（PSRR）在 1kHz 處通常 >60dB，可將 DC-DC 紋波衰減至毫伏級。

六、快速選型決策表

帳號		自動登錄	找回密碼
密碼			立即注冊