|
24V 轉 5V / 3.3V 芯片方案選型指南 24V 是極為常見的輸入母線電壓。將 24V 降至 5V 或 3.3V 為后端 MCU、傳感器、通信模塊供電時，設計人員面臨以下核心挑戰： 1. 輸入輸出壓差大：24V 到 3.3V 的壓差高達 20.7V，若采用線性方案，壓損幾乎全部轉化為熱損耗。 2. 效率與散熱：大壓差工況下，效率直接決定系統溫升和長期可靠性。 3. 靜態功耗與 EMI：電池供電或待機場景對靜態電流敏感；開關電源則需關注輻射與傳導干擾。 4. 成本與體積：外圍元件數量、電感/電容尺寸、PCB 面積均影響 BOM 成本和結構空間。
因此，24V 降壓方案通常遵循三種模式： "DC-DC 主降壓 + LDO 后級穩壓（對紋波和干擾要求高）" "DC-DC 降壓（大電流）" " LDO穩壓（小電流30mA以下）" 的架構：先用 DC-DC 將 24V 降至中間電壓（如 5V），再用 LDO 得到低噪聲的 3.3V；或對功耗不敏感的節點直接用 DC-DC 輸出 5V/3.3V。 二、芯片概覽本指南涵蓋平芯微（PW）系列的兩顆 LDO 和六顆 DC-DC 降壓芯片，覆蓋從 1mA 到 10A 的負載電流范圍。 2.1 LDO 線性穩壓器
51hei截圖20260525165451899.jpg (21.39 KB, 下載次數: 0)
下載附件
2026-5-25 17:45 上傳
LDO 使用建議：在 24V 直接轉 5V/3.3V 時，若負載電流超過 50mA，LDO 自身耗散功率將超過 1W（(24V-3.3V) × 0.05A ≈ 1.04W），SOT-23 封裝難以承受。因此 PW7550/PW7530 更適合作為 DC-DC 后級的二級穩壓，而非直接從 24V 大電流降壓。 2.2 DC-DC 同步/異步降壓芯片
51hei截圖20260525165505107.jpg (33.68 KB, 下載次數: 0)
下載附件
2026-5-25 17:45 上傳
三、關鍵參數對比與選型邏輯3.1 按輸出電流選型
51hei截圖20260525165554563.jpg (16.58 KB, 下載次數: 0)
下載附件
2026-5-25 17:45 上傳
5.4 紋波與噪聲• DC-DC 輸出紋波通常為 20mV ~ 100mV（峰峰值），取決于電感、電容 ESR 和負載。 • 若后端接射頻模塊或高精度 ADC，建議在 DC-DC 輸出后加一級 LC 濾波（如 10μH + 10μF），紋波可降至 5mV 以下。 • PW7530 作為后級 LDO 時，其電源抑制比（PSRR）在 1kHz 處通常 >60dB，可將 DC-DC 紋波衰減至毫伏級。 六、快速選型決策表
51hei截圖20260525165610058.jpg (25.13 KB, 下載次數: 0)
下載附件
2026-5-25 17:45 上傳
51hei截圖20260525165627586.jpg (32.03 KB, 下載次數: 0)
下載附件
2026-5-25 17:45 上傳
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
