|
13.2 SPI時序初步認識 SPI（Serial Peripheral Interface，串行外設接口）是一種高速的、全雙工、同步的通信總線，廣泛應用于各種嵌入式系統和電子設備中，特別是用于微控制器和外部器件之間的通信。SPI通信原理比I2C要簡單，它主要是主從方式通信，這種模式通常只有一個主機和一個或者多個從機，標準的SPI是4根線，分別是SSEL（片選，也寫作SCS）、SCLK（時鐘，也寫作SCK）、MOSI（主機輸出從機輸入Master Output/Slave Input）和MISO（主機輸入從機輸出Master Input/Slave Output）。 SSEL：從設備片選使能信號。如果從設備是低電平使能的話，當拉低這個引腳后，從設備就會被選中，主機和這個被選中的從機進行通信。 SCLK：時鐘信號，由主機產生，和I2C通信的SCL有點類似。 MOSI：主機給從機發送指令或者數據的通道。 MISO：主機讀取從機的狀態或者數據的通道。 在某些情況下，也可以用3根線的SPI或者2根線的SPI進行通信。比如主機只給從機發送命令，從機不需要回復數據的時候，那么MISO就可以不要；而在主機只讀取從機的數據，不需要給從機發送指令的時候，那MOSI就可以不要；當一個主機一個從機的時候，從機的片選有時可以固定為有效電平而一直處于使能狀態，那么SSEL就可以不要；此時如果再加上主機只給從機發送數據，那么SSEL和MISO都可以不要；如果主機只讀取從機送來的數據，SSEL和MOSI都可以不要。3線和2線的SPI也是有應用的，但是當提及SPI的時候，一般都是指4根線的標準SPI。 SPI通信的主機也是單片機，在讀寫數據時序的過程中，有四種模式，要了解這四種模式，首先得學習以下兩個名詞。 CPOL: Clock Polarity，就是時鐘的極性。時鐘的極性是什么概念呢？通信的整個過程分為空閑時刻和通信時刻，如果SCLK在數據發送之前和之后的空閑狀態是高電平，那么CPOL=1，如果空閑狀態SCLK是低電平，那么CPOL=0。 CPHA: Clock Phase，就是時鐘的相位。主機和從機要交換數據，就牽涉到一個問題，即主機在什么時刻輸出數據到MOSI上而從機在什么時刻采樣這個數據，或者從機在什么時刻輸出數據到MISO上而主機什么時刻采樣這個數據。同步通信的一個特點就是所有數據的變化和采樣都是伴隨著時鐘沿進行的，也就是說數據總是在時鐘的邊沿附近變化或被采樣。而一個時鐘周期必定包含了一個上升沿和一個下降沿，只是這兩個沿的先后并無規定。又因為數據從產生的時刻到它的穩定是需要一定時間的，那么，如果主機在上升沿輸出數據到MOSI上，從機就只能在下降沿去采樣這個數據了。反之如果一方在下降沿輸出數據，那么另一方就必須在上升沿采樣這個數據。 CPHA=1，就表示數據的輸出是在一個時鐘周期的第一個沿上，至于這個沿是上升沿還是下降沿，這要視CPOL的值而定，CPOL=1那就是下降沿，反之就是上升沿。那么數據的采樣自然就是在第二個沿上了。 CPHA=0，就表示數據的采樣是在一個時鐘周期的第一個沿上，同樣它是什么沿由CPOL決定，那么數據的輸出自然就在第二個沿上了。仔細想一下，這里會有一個問題：就是當一幀數據開始傳輸第一個bit時，在第一個時鐘沿上就采樣該數據了，那么它是在什么時候輸出來的呢？有兩種情況：一是SSEL使能的邊沿，二是上一幀數據的最后一個時鐘沿，有時兩種情況還會同時生效。 以CPOL=1/CPHA=1為例，將時序圖展示出來，如圖13-8所示。
13-8.png (110.43 KB, 下載次數: 0)
下載附件
2026-5-6 14:09 上傳
13-8 SPI通信時序圖（一） 如圖13-8所示，當數據未發送時以及發送完畢后，SCK都是高電平，因此CPOL=1�？梢钥闯觯�SCK第一個沿的時候，MOSI和MISO會發生變化，同時SCK第二個沿的時候，數據是穩定的，此刻采樣數據是合適的，也就是上升沿即一個時鐘周期的后沿鎖存讀取數據，即CPHA=1。SSEL片選引腳通常用來決定是哪個從機和主機進行通信。將剩余的三種模式的時序圖畫出來，簡化起見把MOSI和MISO合在一起，如圖13-9所示。
13-9.png (239.46 KB, 下載次數: 0)
下載附件
2026-5-6 14:09 上傳
13-9 SPI通信時序圖（二） 在時序上，SPI是不是比I2C要簡單的多？沒有了起始、停止和應答，UART和SPI在通信的時候，只負責通信，不管是否通信成功，而I2C卻要通過應答信息來獲取通信成功失敗的信息，所以相對來說，UART和SPI的時序都要比I2C簡單一些。
| 
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
