如圖所示，為整個控制系統的結構框圖。主要使用到了ALT_PLL_RECONGIG IP、ALTPLL IP、rom ip。主要工作原理是通過外部信號選擇不同的rom文件（也就是PLL的配置文件），將其傳輸給alt_pll_recongig,進行配置。
ROM開頭的為rom ip,rom_sw為rom 輸出信號的選擇器。
pll_sw為alt_pll_recongig ip,vga_pll為altpll ip。
其余零散的邏輯門電路等，為case語句構成的狀態機，主要是用于控制write_from_rom信號和reconfig信號。具體過程是將write_from_rom信號拉高后拉低，然后檢測busy是否為0，busy為0后將reconfig拉高后拉低，完成后alt_pll_recongig ip為根據所選的rom ip 中的內容配置pll的輸出，從而完成PLL的動態配置過程。（相關代碼見下一貼）
9794b2869378c604990168a1516de308.png (73.53 KB, 下載次數: 99)
下載附件
2021-9-23 13:51 上傳
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
