實驗要求

(1) 四人搶答電路

(2) 具有九秒倒計時電路

(3) 設計數(shù)字顯示電路

(4) 設計揚聲器電路

搶答按鍵：四個搶答選手可通過按動自己的按鈕將信號送入74LS148進行編碼。

編碼器：選用74LS148編碼器，將搶答按鈕輸入的信號進行編碼，再將編碼結果輸入74LS175D觸發(fā)器。

觸發(fā)器：選用74LS175觸發(fā)器，將編碼器編碼信息進行鎖存，再送入74LS48譯碼器。

脈沖發(fā)生電路：脈沖發(fā)生電路產(chǎn)生標準1HZ脈沖，供計數(shù)器進行計數(shù)。

計數(shù)器：計數(shù)器74ls160對1HZ脈沖進行計數(shù)，計時即對秒脈沖進行計數(shù)。

譯碼器：選用74LS48譯碼器，將觸發(fā)器所村的按鍵信號、計數(shù)器計數(shù)結果進行譯碼，譯成相應的BCD碼以驅動數(shù)碼管進行顯示相應選手號碼以及計時時間。

數(shù)碼管：選用共陰極數(shù)碼管。其相應端口與譯碼器相連，根據(jù)輸入的BCD碼顯示搶答成功選手的編號和倒計時時間。

揚聲器報警電路：當四個搶答者有一個搶答者搶答成功后啟動揚聲器電路，由一個兩個或門跟蜂鳴器構成，當有按鍵按下時觸發(fā)器鎖存住信號由原來的0000變?yōu)?-4的某一個數(shù)使得或門輸出為1，從而蜂鳴器響。

搶答按鍵一端上拉電阻一端接觸發(fā)器輸出后經(jīng)過四輸入與門的輸出后取反，則當有一個按鍵按下時與門輸出為低電平，使得按鍵兩端都為高電平，所以當有一個按鍵按時其他按鍵按下不會產(chǎn)生電平變化，從而實現(xiàn)搶答功能。

電路如下所示：

3.2 編碼單元電路設計

編碼單元電路由74ls148優(yōu)先編碼器構成。其功能表如下所示：

              由其功能表可發(fā)現(xiàn)當4、3、2、1輸入為0時輸出分別為1、2、3、4，分別為搶答者編號。則將其6個按鍵輸出接入編碼器6、5、4、3、2、1輸入口，輸出接入觸發(fā)器輸入。電路圖如下所示：

3.3數(shù)據(jù)鎖寸單元電路設計

將編碼器的3個輸出端與D觸發(fā)器3個輸入端相連，再將8號按鍵輸入取反接入觸發(fā)器最高位， 8線-3線優(yōu)先編碼器（74LS148）將輸入的低電平有效信號進行優(yōu)先選擇，并且將選擇出的信號觸發(fā)器模塊進行鎖存。74LS175觸發(fā)器保持時需要上升沿脈沖，所以用與門對按下按鍵進行判斷從而產(chǎn)生上升沿脈沖。

74ls175功能表：

仿真電路如下：

3.4 脈沖發(fā)生單元電路設計

脈沖發(fā)生電路采用555構成的多諧振蕩電路。

用 555 定時器構成的多諧振蕩器電路如圖所示：圖中電容 C、電阻 R1 和 R2 作 為振蕩器的定時元件，決定著輸出矩形波正、負脈沖的寬度。定時器的觸發(fā)輸入端（2腳）和閥 值輸入端（6 腳）與電容相連；集電極開路輸出端（7腳）接 R1、R2 相連處，用以控制電容 C 的充、放電；外界控制輸入端（5腳）通過 0.01uF 電容接地。

多諧振蕩器的工作波形如圖 6-11(b) 所示： 電路接通電源的瞬間，由于電容 C 來不及充電， Vc=0v ，所以 555 定時器狀態(tài)為 1，輸出 Vo 為高電平。同時，集電極輸出端（7 腳）對地斷開，電源 Vcc 對電容 C 充電，電路進入暫穩(wěn)態(tài) I，此后，電路周而復始地產(chǎn)生周期性的輸出脈沖。多諧振蕩器兩個暫穩(wěn)態(tài)的維持時間取決于 RC 充、放電回路的參數(shù)。暫穩(wěn)態(tài)Ⅰ的維持時間，即輸出 Vo 的正向脈沖寬度 T1≈0.7(R1+R 2)C； 暫穩(wěn)態(tài)Ⅱ的維持時間，即輸出 Vo 的負向脈沖寬度 T2≈0.7R 2C。

因此， 振蕩周期 T=T 1+T 2=0.7(R 1+2R 2 )C，振蕩頻率 f=1/T 。正向脈沖寬度 T1 與振蕩周期 T 之比稱矩形波的 占空比Ｄ ，由上述條件可得 D=（R1+R2）/（R1+2R 2），若使 R2>>R 1，則 D≈1/2， 即輸出信號的正負向脈沖寬度相等的矩形波（方波）。

仿真電路如下：

3.5 倒計時單元電路設計

倒計時即減法計數(shù)器對秒脈沖進行計數(shù)。本次仿真設計采用74ls192可逆計數(shù)器作為減法計數(shù)器。

74LS192是同步十進制可逆計數(shù)器，它具有雙時鐘輸入，并具有清除和置數(shù) 等功能，其引腳排列及邏輯符號如下所示：

（a）引腳排 列 (b) 邏輯符號 圖中： PL置數(shù)端，CPu計數(shù)端， CPd數(shù)端，TCu同步進位輸出端，TCd步借位輸出端， P0、P1、P2、P3 為計數(shù)器輸入端，MR除端， Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。

其功能表如下：

本次設計利用置數(shù)端和P0、P1、P2、P3 為計數(shù)器輸入端進行9置數(shù)操作，從而實現(xiàn)9-0倒計時。

              仿真電路圖如下所示：

3.6 譯碼顯示單元電路設計

將觸發(fā)器的輸出信號和計數(shù)器輸出信號分別送入兩個74ls48共陰極譯碼器轉換成呼叫號所對應的BCD碼，再將該BCD碼輸入到七段字形譯碼器并由七段陰極數(shù)碼管顯示搶答成功者號碼以及倒計時時間。

譯碼顯示模塊設計流程圖

電路圖如下：

3.7報警單元電路設計

由一個四輸入或門，一個蜂鳴器構成。四輸入或門對觸發(fā)器輸出進行判斷，若不為零則進行報警。

電氣原理圖：

4 結論

通過對軟件 Multisim 的學習和使用， 進一步加深了對數(shù)字電路的認識。 在仿真過程中遇到許 多困難，但通過自己的努力和同學的幫助都一一克服了。布局的時候因元件比較多，整體布局比 較困難，因子電路不如原電路直觀，最后在不斷努力下，終于不用子電路布好整個電路。 調試時有的器件在理論上可行，但在實際運行中就無法看到效果，所以得換不少器件，有時 無法找出錯誤便更換器件重新接線以使電路正常運行。同時，在最后仿真時，預置的頻率一開始 用的是 1Hz，結果仿真結果反應很慢， 后把頻率加大， 這才在短時間內就能看到全部結果。 總之， 通過這次對數(shù)字時鐘的設計與仿真，為以后的電路設計打下良好的基礎，一些經(jīng)驗和教訓，將成 為寶貴的學習財富.

全部資料51hei下載地址：

四路搶答器.rar (764.45 KB, 下載次數(shù): 50)