| 簡單來說，就是通過單片機對某引腳順序輸出高電平低電平來模擬時鐘信號，這種方法有時用來進行模擬通信，例如IIC/SPI等等 |
|
本帖最后由 zl2168 于 2018-6-1 22:47 編輯 80C51 ALE信號固定為CPU時鐘頻率的1/6，若fOSC=6MHz，則1/6為1MHz，正好用于0809 CLK（此時A-D轉換時間為64s）。因此，80C51 ALE信號除用于74LS373鎖存低8位地址外，還與0809 CLK端連接，用于0809 A-D轉換的時鐘信號。但若fOSC=12MHz，則1/6為2MHz，超出0809最高工作頻率，就需要用分頻器分頻了。 實例81 ADC0808中斷方式A-D（ALE輸出CLK） 
實例81 ADC0808A-D（ ALE輸出CLK，中斷方式）.rar
(54.32 KB, 下載次數: 59)
先Proteus仿真一下，確認有效。 
以上摘自張志良編著《80C51單片機仿真設計實例教程——基于Keil C和Proteus》清華大學出版社ISBN 978-7-302-41682-1.書中電路和程序設計有詳細說明，程序語句條條有注解。 |
|
本帖最后由 zl2168 于 2018-6-1 22:43 編輯 用P3.7控制產生0808CLK，是虛擬CLK。 所謂虛擬CLK，是用某一通用I/O端線，模擬CLK輸出脈沖信號。 實例84 ADC0808并行A-D（虛擬CLK）
實例84 ADC0808A-D（虛擬CLK）.rar
(35.75 KB, 下載次數: 107)
先Proteus仿真一下，確認有效。
以上摘自張志良編著《80C51單片機仿真設計實例教程——基于Keil C和Proteus》清華大學出版社ISBN 978-7-302-41682-1.書中電路和程序設計有詳細說明，程序語句條條有注解。 |
組圖打開中，請稍候......
收藏
頂
踩
