亚洲春色中文字幕久久久-三上亚,91精品国产亚一区二区三区,久久久九色综合亚洲成色777,涩涩视频下载,国产午夜亚洲精品午夜鲁丝片,国产精品A一区二区三区腾讯导航,影音先锋色情AV在线看片,蜜臀国产在线视频,极品少妇高潮啪啪无码吴梦梦 ,精品人妻无码一区二区三区手机版

標題: # Error loading design（Modelsim) [打印本頁]

作者: xiaopin 時間: 2015-7-20 02:13
標題: # Error loading design（Modelsim)
用Modelsim仿真，編譯都通過了，然后選擇仿真時蹦出個這個錯誤。

找不到原因，開始發現端口寫的時候出了些問題（編譯沒發現），但改了之后還是繼續有這個問題。

哈哈哈哈哈，我解決了，解決了，確實還是端口出現了問題，改了就OK了
下面是修改后的：

開始講digg用reg定義了，改成wire之后，就OK了，
還有之前犯的是dig(digg),最開始我將兩個的位置寫反了，該寫在括號里面的寫在外面了，這個也是不能弄混淆的。
上面這些錯誤都是Modelsim編譯時所無法發現的，主要還是寫端口

歡迎光臨 (http://www.denmoz.com/bbs/)