亚洲春色中文字幕久久久-三上亚,一吻二脱三床四吻胸,国产真实伦对白视频全集,在线毛片观看,精品成品入口黄网,国产毛aⅴ片久久久,亚洲AV色香蕉一区二区三区老师,萧皇后A级艳片,色情日本视频更新,99久久亚洲精品日本无码

<s id="ciyie"></s>

標題: 同步電路 [打印本頁]

作者: wangyin 時間: 2014-7-30 14:33
標題: 同步電路
在跨時鐘域中，需要對信號同步才能保證系統(tǒng)的穩(wěn)定。同步的電路設(shè)計比較簡單，只需通過2個觸發(fā)器后輸出就能達到同步的目的，同時，為了減少亞穩(wěn)態(tài)發(fā)生的概率也可通過3個觸發(fā)器即可完成。
對應(yīng)的Verilog代碼：
module sync(
sys_clk,
ext_singal,
sync_out
);

input sys_clk;
input ext_singal;
output sync_out;
reg sync_out;
reg [1:0] sync_reg;

always @(posedge sys_clk)
begin
sync_reg <= {sync_reg[0],ext_singal};
stnc_out <= sync_reg[1];
end

endmodule
對應(yīng)的電路圖如下：

歡迎光臨 (http://www.denmoz.com/bbs/)