標(biāo)題: 單通道100GBPS速率還沒做，448GBPS就要來了？ [打印本頁]
作者: 一博科技 時(shí)間: 2026-5-25 14:58
標(biāo)題: 單通道100GBPS速率還沒做，448GBPS就要來了？
高速先生成員--周偉
一年一度的DesignCon會(huì)議早就結(jié)束了，本次會(huì)議的干貨還是很多的，大家都知道DesignCon是全球最權(quán)威、規(guī)模最大的高速通信與芯片、電路板到系統(tǒng)設(shè)計(jì)的頂級(jí)工程會(huì)議，也是全球著名芯片公司、連接器/線纜和PCB廠家的硬件工程師、SI/PI 專家等大拿們的年度盛會(huì)，被稱為高速互聯(lián) / 信號(hào)完整性領(lǐng)域的 “超級(jí)碗”。每年年初在美國硅谷圣克拉拉會(huì)議中心舉辦，從1995年開始至今已成功舉辦了31屆。
熟悉我們高速先生慣例的童鞋們估計(jì)已經(jīng)猜到了，雖然沒有每次都親臨現(xiàn)場(chǎng)，但每年有空的時(shí)候我們都會(huì)拜讀DesignCon的文章，然后根據(jù)我們的理解再把比較感興趣的部分拿出來和大家分享，也讓大家跟著我們的步伐一起看看有哪些最新的技術(shù)進(jìn)展。好了閑話少說，來看看今年會(huì)議上出現(xiàn)了哪些最新的技術(shù)吧。
解壓文檔后通盤掃了一眼，映入眼簾最多的無疑是“400/448Gbps”，”他”就是今年會(huì)議上最靚的仔，圍繞”他”的話題也最多，當(dāng)然也少量出現(xiàn)224Gbps和112Gbps，但這兩個(gè)已經(jīng)在前兩年的會(huì)議里提到了多次，今年已經(jīng)從小甜甜變成了“牛夫人”，可見隨著AI的需求旺盛起來，技術(shù)的發(fā)展迭代也確實(shí)快得驚人，對(duì)算力的要求也越來越高。簡(jiǎn)單歸納了一下，112Gbps以上相關(guān)的文章居然有下圖這么多，而絕大多數(shù)都是和400/448Gbps相關(guān)。
為了實(shí)現(xiàn)400/448Gbps速率，又衍生出了CPC，CPO以及新的編碼技術(shù)PAM6和PAM8等，我們先來簡(jiǎn)單認(rèn)識(shí)一下它們到底是什么。
• CPC介紹
CPC是Co-Packaged Copper（共封裝銅互連）的簡(jiǎn)稱，就是把高速銅連接器、銅纜接口直接跟交換 / AI 芯片封裝做在一起，讓高速信號(hào)不用走過長的 PCB 走線，直接從芯片出來就接到銅纜，這個(gè)主要是為了解決 448Gbps 高頻電信號(hào)在 PCB 上損耗太大、帶寬不夠的問題，局部共封裝后的示意如下圖所示。
具體應(yīng)用示意如下圖所示：
真實(shí)的應(yīng)用場(chǎng)景如下圖所示。
• CPO介紹
CPO是Co-Packaged Optics（共封裝光學(xué)）的簡(jiǎn)稱，就是把光引擎（激光 + 調(diào)制 + 探測(cè)）和交換芯片 / AI 芯片封在同一個(gè)基板上，光纖直接從封裝出來，不再用可插拔光模塊。主要解決高速信號(hào)（448G/1.6T）在 PCB 上跑不長（損耗大）、功耗太高、密度上不去的三大核心難題，如下示意圖所示：
CPC和CPO的區(qū)別：綜合來說CPC 是把銅纜接口與芯片共封裝，用于機(jī)架內(nèi)短距離電互聯(lián)，專門解決 448Gbps 電信號(hào)在 PCB 上損耗大、帶寬不足的問題；而 CPO 是把光引擎與芯片共封裝，用于機(jī)架間長距離光互聯(lián)，專門解決高速傳輸損耗大、功耗高、端口密度低、信號(hào)無法遠(yuǎn)距離傳輸?shù)膯栴}，二者分別對(duì)應(yīng) AI 集群里Scale-Up 近電連接與 Scale-Out 遠(yuǎn)光連接的不同場(chǎng)景，看起來CPC和CPO對(duì)于PCB人不太友好啊。
• PAM6和PAM8介紹
PAM6是6-level Pulse Amplitude Modulation（6 電平脈沖幅度調(diào)制）的簡(jiǎn)稱，每符號(hào)2.5bit，448Gbps速率下奈奎斯特頻率（有些說法叫帶寬）約90GHz，性能與復(fù)雜度折中，適合信道一般、功耗有限的場(chǎng)景。PAM8是8-level Pulse Amplitude Modulation（8 電平脈沖幅度調(diào)制）的簡(jiǎn)稱，每符號(hào)3bit，448Gbps速率下奈奎斯特頻率僅約75GHz，仿真性能最優(yōu)，適合信道好、能提供高SNR的場(chǎng)景。二者主要是為了讓 448Gbps速率避開 PAM4 所需的 112GHz 超高頻率難題。PAM4到PAM8對(duì)應(yīng)的眼圖如下所示。
下表簡(jiǎn)單對(duì)比了PAM4到PAM8的特性。
• PCIe7.0介紹
PCIe 7.0 是PCI-SIG 在 2025 年 6 月正式發(fā)布的新一代高速總線標(biāo)準(zhǔn)，單通道速率128 GT/s，是 PCIe 6.0 的兩倍，x16 雙向帶寬512 GB/s，采用 PAM4 調(diào)制與 FLIT 流式編碼，具備超高帶寬、低延遲、高能效、原生支持光互連、兼容前代及 CXL/UCIe 生態(tài)等核心特性，主要應(yīng)用于AI 大模型訓(xùn)練、GPU 集群、HPC、Chiplet、800G 以太網(wǎng)、CPO 共封裝光學(xué)、數(shù)據(jù)中心高速存儲(chǔ)與計(jì)算互聯(lián)等場(chǎng)景，有效解決了下一代算力平臺(tái)帶寬瓶頸、傳統(tǒng) I/O 延遲過高、高速信號(hào)在 PCB 上損耗受限、高密度系統(tǒng)功耗過大、長距離傳輸能力不足等關(guān)鍵問題，為未來高密度、高算力、低延遲的數(shù)據(jù)中心與 AI 硬件提供底層高速互連支撐。
PCIe7.0的協(xié)議已經(jīng)出來了，但目前主流的應(yīng)用還是在PCIe4.0和PCIe5.0，PCIe6.0從目前的應(yīng)用端來看都不太多，隨著后續(xù)AI對(duì)于速率的要求越來越高，有種說法是最終市場(chǎng)會(huì)跳過PCIe6.0而直接選擇PCIe7.0，未來的事情誰又能說得好呢，我們拭目以待吧。
總體來說我們對(duì)于今年DesignCon會(huì)議的焦點(diǎn)還是在448Gbps速率的實(shí)現(xiàn)上，后面我們會(huì)重點(diǎn)談?wù)剬?shí)現(xiàn)它的具體技術(shù)如CPO、CPC及PAM6和PAM8，歡迎大家繼續(xù)關(guān)注。
問題來了：
最近常聽到“要站在光里，不要光站著”這句話，光也成了最近市場(chǎng)最靚的仔，火得一塌糊涂，甚至說“光進(jìn)銅退”，大家怎么看？歡迎大家一起來討論。
| 歡迎光臨 (http://www.denmoz.com/bbs/) |
Powered by Discuz! X3.1 |