亚洲春色中文字幕久久久-三上亚,一吻二脱三床四吻胸,国产真实伦对白视频全集,在线毛片观看,精品成品入口黄网,国产毛aⅴ片久久久,亚洲AV色香蕉一区二区三区老师,萧皇后A级艳片,色情日本视频更新,99久久亚洲精品日本无码

標題: VHDL例化元件報錯和類型不匹配的問題 [打印本頁]

作者: FVESSK 時間: 2019-2-28 18:31
標題: VHDL例化元件報錯和類型不匹配的問題
在做一個老師課后布置的小設計，出了兩個錯誤，2天了，我嘗試了各種辦法依舊沒有解決。
元件例化的port ma出錯

顯示“未定義的實體”，但是在同一個VHDL文件上面，明明有定義了。

還有這個類型匹配的問題7+2(1 downto 0)=9

這里要求一個賦值給矢量(2 downto 0)
我只能補個blank，壓根就算不上解決....

不知道各位大佬有何見解

作者: FVESSK 時間: 2019-2-28 18:42
文字版
出錯源代碼 pcreg:flopr generic map(32) port map(clk,reset,pcnext,pc);

Error (12006): Node instance "pcreg" instantiates undefined entity "flopr". Ensure that required library paths are specified correctly, define the specified entity, or change the instantiation. If this entity represents Intel FPGA or third-party IP, generate the synthesis files for the IP.

下面是flopr的定義...就在出錯代碼的上方。
component flopr generic(width:integer);
port(clk,reset: in  STD_LOGIC;
      d:       in  STD_LOGIC_VECTOR(width-1 downto 0);
q:       out STD_LOGIC_VECTOR(width-1 downto 0));
  end component;

作者: FVESSK 時間: 2019-2-28 18:48

只有這樣1位1位湊夠9位，才能執行最后的()<=controls(8 downto 0) 賦值
但是這里的aluop必須為2位，為之奈何？

歡迎光臨 (http://www.denmoz.com/bbs/)