亚洲春色中文字幕久久久-三上亚,一吻二脱三床四吻胸,国产真实伦对白视频全集,在线毛片观看,精品成品入口黄网,国产毛aⅴ片久久久,亚洲AV色香蕉一区二区三区老师,萧皇后A级艳片,色情日本视频更新,99久久亚洲精品日本无码

標(biāo)題: 基于FPGA的數(shù)字電子琴設(shè)計(jì)(vhdl程序+實(shí)踐報(bào)告) [打印本頁]

作者: 菊一文字 時(shí)間: 2019-1-6 20:09
標(biāo)題: 基于FPGA的數(shù)字電子琴設(shè)計(jì)(vhdl程序+實(shí)踐報(bào)告)
FPGA電子琴大家共享一下

目錄
第一章  緒論 3
1.1 EDA簡介 3
1.2芯片介紹 4
1.3 Cyclone（颶風(fēng)）系列介紹 4
第二章  模塊介紹 6
2.1設(shè)計(jì)分析 6
2.2硬件電子琴分析 6
2.3 樂曲自動(dòng)演奏機(jī)分析 6
2.4整體設(shè)計(jì)分析 6
2.5 設(shè)計(jì)流程 7
第三章  功能劃分與模塊劃分 8
3.1自動(dòng)演奏模塊 8
3.2 自動(dòng)演奏設(shè)計(jì)方案 8
3.3硬件電子琴模塊 8
3.3.1硬件電子琴設(shè)計(jì)方案 9
3.3.2設(shè)計(jì)步驟 9
第四章  課程設(shè)計(jì)原理 10
4.1硬件電子琴設(shè)計(jì)原理 10
4.2樂曲自動(dòng)演奏設(shè)計(jì)原理 10
4.3各模塊的實(shí)現(xiàn)方法 11
4.3.1選擇器模塊實(shí)現(xiàn)方法 11
4.3.2自動(dòng)演奏模塊實(shí)現(xiàn)方法 11
4.3.3硬件電子琴模塊實(shí)現(xiàn)方法 12
第五章  實(shí)驗(yàn)箱設(shè)計(jì) 13
5.1硬件電子琴模塊程序 13
5.2樂曲自動(dòng)演奏機(jī)程序 14
5.3 選擇模塊程序 18
5.4頂層文件程序 18
第六章  實(shí)驗(yàn)圖形文件 20
6.1管腳鎖定圖 20
6.2DXP原理圖及封裝 21
6.3任務(wù)完成情況說明 22
6.4硬件連接圖 22
總結(jié) 25
參考文獻(xiàn) 26
附錄：項(xiàng)目實(shí)物圖 27

3.3.1硬件電子琴設(shè)計(jì)方案
（1）根據(jù)硬件電子琴演奏的基本原理設(shè)計(jì)出適合EDA多功能試驗(yàn)箱的源程序，通過分頻模塊得到12MHZ的晶振；源程序編寫完成，編譯調(diào)試后，在實(shí)驗(yàn)箱上驗(yàn)證其功能；
（2）驗(yàn)證模塊是否能完成實(shí)踐要求的所有功能；然后去掉分頻模塊，將功能模塊做適當(dāng)?shù)男薷暮螅幾g調(diào)試成功后，將其下載到CPLD實(shí)驗(yàn)板上。
3.3.2設(shè)計(jì)步驟
（1）在Quarters II中建立一個(gè)工程項(xiàng)目文件beep1.qpf。并在該項(xiàng)目下新建Verilog HDL源程序文件beep1.v，輸入程序代碼并保存，進(jìn)行綜合編譯，若在編譯中發(fā)現(xiàn)錯(cuò)誤，則找出并更正錯(cuò)誤，直至編譯成功為止。
（2）選擇目標(biāo)器件并進(jìn)行引腳鎖定。將未使用的管腳設(shè)置為三態(tài)輸入。
（3）對該工程文件進(jìn)行全程編譯處理。若在編譯過程中發(fā)現(xiàn)錯(cuò)誤，則找出并更正錯(cuò)誤，直到編譯成功為止。
（4）將產(chǎn)生的beep1.sof輸出對FPGA進(jìn)行配置。按下按鍵KEY1~KEY8就可以開始使用電子琴來演奏音樂了。

全部資料51hei下載地址：

基于FPGA的電子琴設(shè)計(jì).rar (5.14 MB, 下載次數(shù): 152)

作者: ck楓飛葉落 時(shí)間: 2019-1-14 22:50
文件里沒有c文件啊

作者: 瞿管 時(shí)間: 2019-6-18 23:09
有沒有原理圖文件

歡迎光臨 (http://www.denmoz.com/bbs/)