亚洲春色中文字幕久久久-三上亚,一吻二脱三床四吻胸,国产真实伦对白视频全集,在线毛片观看,精品成品入口黄网,国产毛aⅴ片久久久,亚洲AV色香蕉一区二区三区老师,萧皇后A级艳片,色情日本视频更新,99久久亚洲精品日本无码

標題: verilog模塊調(diào)用 [打印本頁]

作者: 楓葉飄飄的年代 時間: 2017-12-23 15:03
標題: verilog模塊調(diào)用
在Verilog中，假如有一個模塊是LED燈
module LED(clk,rst,out);
input clk,rst;
output reg out;
always @(posedge clk or negedge rst)
if(!rst) out<=1'b1; //off led
else out<=1'b0; //on led
endmodule

1：我現(xiàn)在想在其他文件里調(diào)用這么模塊該怎么寫了？

2：quartus II 的工程名，文件名，模塊名有什么關(guān)系，有人說模塊名和文件名必須一樣。但如果一個文件里有多個模塊了，那名字該怎么取了？

作者: 小六 時間: 2017-12-27 09:48
這是子模塊，調(diào)用的連接都在頂層。

歡迎光臨 (http://www.denmoz.com/bbs/)